의 에칭 공정PCB 프로토 타입외부 회로
I. 개요:
현재 인쇄 회로 기판(PCB) 처리의 일반적인 프로세스는 "패턴 도금 방법"을 사용합니다. 즉, 기판의 외층, 즉 회로의 패턴 부분에 유지되어야 하는 동박 부분에 납-주석 부식 방지층 층을 사전 도금한 다음 나머지 동박을 화학적으로 부식시키는 이를 에칭이라고 합니다. 현재 보드에는 두 층의 구리가 있다는 점에 유의해야 합니다. 외층 에칭 공정에서는 구리의 한 층만 완전히 에칭해야 하며 나머지는 필요한 최종 회로를 형성합니다. 이러한 유형의 패턴 도금의 특징은 구리 도금층이 납-주석 레지스트 층 아래에만 존재한다는 것입니다. 또 다른 공정 방법은 전체 보드에 구리를 도금하는 것이며, 감광성 필름 이외의 부품은 주석 또는 납-주석 레지스트만 있습니다. 이 과정을 "전체 보드 구리 도금 공정"이라고 합니다. 패턴 전기 도금과 비교할 때 전체 보드 구리 도금의 가장 큰 단점은 구리를 보드의 모든 부분에 두 번 도금해야 하고 에칭 중에 모두 부식되어야 한다는 것입니다. 따라서 와이어 폭이 매우 미세하면 일련의 문제가 발생합니다. 동시에 측면 부식은 라인의 균일성에 심각한 영향을 미칩니다.
인쇄 회로 기판의 외부 회로를 처리하는 과정에서 금속 코팅 대신 감광 필름을 레지스트 층으로 사용하는 또 다른 방법이 있습니다. 이 방법은 내층 에칭 공정과 매우 유사하며 내층 제조 공정에서 에칭을 참조할 수 있습니다. 현재 주석 또는 납 주석은 암모니아 기반 에칭제의 에칭 공정에 사용되는 가장 일반적으로 사용되는 부식 방지 층입니다. 암모니아 기반 에칭액은 일반적으로 사용되는 화학 액체이며 주석 또는 납-주석과 화학 반응을 일으키지 않습니다. 암모니아 에칭액은 주로 암모니아/염화암모늄 에칭 용액을 말합니다. 또한 암모니아/황산암모늄 에칭 화학 물질도 시중에 나와 있습니다.
황산염 기반 에칭 용액은 사용 후 그 안의 구리를 전기 분해로 분리 할 수 있으므로 재사용 할 수 있습니다. 부식 속도가 낮기 때문에 일반적으로 실제 생산에서는 드물지만 무염소 에칭에는 사용될 것으로 예상됩니다. 누군가 황산-과산화수소를 에칭제로 사용하여 외층 패턴을 부식시키려고 했습니다. 경제성 및 폐액 처리를 포함한 여러 가지 이유로 인해 이 공정은 상업적 의미로 널리 사용되지 않았습니다. 또한, 황산-과산화수소는 납-주석 레지스트의 에칭에 사용할 수 없으며, 이 공정은 PCB 외층 생산의 주요 방법이 아니므로 대부분의 사람들은 거의 신경 쓰지 않습니다.
2. 에칭 품질 및 이전의 문제점
에칭 품질에 대한 기본 요구 사항은 레지스트 층 아래를 제외한 모든 구리층을 완전히 제거할 수 있어야 하는 것입니다. 엄밀히 말하면, 정확하게 정의되려면 에칭 품질에는 와이어 라인 너비의 일관성과 언더커팅 정도가 포함되어야 합니다. 현재 에칭 용액의 고유한 특성으로 인해 아래쪽 방향뿐만 아니라 좌우 방향에도 에칭 효과가 발생하기 때문에 측면 에칭은 거의 불가피합니다.
언더커팅 문제는 에칭 매개변수에서 자주 논의되는 항목입니다. 이는 에칭 깊이에 대한 언더커팅 폭의 비율로 정의되며, 이를 에칭 계수(etching factor)라고 합니다. 인쇄 회로 산업에서는 1:1에서 1:5까지 크게 다릅니다. 분명히, 작은 언더컷 정도 또는 낮은 에칭 계수가 가장 만족스럽습니다.
에칭 장비의 구조와 서로 다른 조성의 에칭 용액은 에칭 계수 또는 측면 에칭의 정도에 영향을 미치거나 낙관적으로 제어 할 수 있습니다. 특정 첨가제를 사용하면 측면 침식 정도를 줄일 수 있습니다. 이러한 첨가제의 화학 성분은 일반적으로 영업 비밀이며 해당 개발자는 이를 외부 세계에 공개하지 않습니다. 에칭 장비의 구조에 관해서는 다음 장에서 구체적으로 설명합니다.
여러 측면에서 볼 때, 에칭의 품질은 인쇄된 기판이 에칭 기계에 들어가기 훨씬 전부터 존재해 왔습니다. 인쇄 회로 처리의 다양한 프로세스 또는 프로세스 사이에는 매우 밀접한 내부 연결이 있기 때문에 다른 프로세스의 영향을 받지 않고 다른 프로세스에 영향을 미치지 않는 프로세스는 없습니다. 에칭 품질로 확인된 많은 문제는 실제로 필름을 제거하는 과정에서 또는 그 이전에 존재했습니다. 외층 그래픽의 에칭 공정의 경우, 그것이 구현하는 "반전 스트림"이 대부분의 인쇄 기판 공정보다 더 두드러지기 때문에 결국 많은 문제가 반영됩니다. 동시에 이것은 에칭이 자체 접착 및 감광성으로 시작하는 긴 일련의 공정의 마지막 단계이기 때문이기도합니다. 그 후, 외부 레이어 패턴이 성공적으로 전송됩니다. 링크가 많을수록 문제가 발생할 가능성이 커집니다. 이것은 인쇄 회로 생산 공정의 매우 특별한 측면으로 볼 수 있습니다.
